Máquina de estados

Una máquina se desplaza de derechas (D) y de izquierdas (I) y dos finales de carrera (A y B). Al actuar sobre el pulsador (P) la máquina se desplaza de A hacia B efectuando una operación (X). Al llegar a B regresa hasta A sin efectuar ninguna operación. Al llegar a A inicia un nuevo movimiento hacia B realizando una operación (Y). Cuando llega a B vuelve a A sin ejecutar ninguna operación y se queda en reposo. ...

Contador BCD

El enunciado del ejercicio es el siguiente: Implementar en el CPLD XC9572 un Contador BCD con permiso de reloj y borrado asíncrono. Su salida será decodificada a 7 segmentos sobre una DISPLAY de cátodo común de 7 segmentos. Creamos un nuevo proyecto al igual que en los anteriores ejercicios. Colocamos un contador BCD, al que ya hemos añadido el BUFG para minimizar el skew Tenemos que diseñar el decodificador, en este caso, en código VHDL. Seguimos...

4-Bit binary counter

El siguiente ejercicio es un contador de 4 bit´s con permiso de reloj y borrado asíncrono Seguimos los pasos del ejercicio anterior para crear un nuevo proyecto. Añadimos el CB4CE, un contador que Xilins da por defecto Para minimizar el skew añadiremos un BUFG en el reloj Vamos a crear un símbolo de un esquema, para ello añadimos un nuevo fichero fuente y creamos el siguiente esquema Una vez hecho, creamos el símbolo Ahora ya podemos...

Implementation of a 1-bit full adder in the XC9572 CPLD

We will use  ISE Webpack 10.1, that is a Xilinx´s application and a CPLD XC9572. Other aplication that we have to use is ModelSim that is another application whose function is to simulate the exercise. Our first exercise is: IMPLEMENT A 1 BIT ADDER using a CPLD (XC9572, in my case). To understand the operation of our adder, we have to make a true table: This table contains two input data (A and B) + the input Carry and a output data...